奥鹏作业网20春学期（1709、1803、1809、1903、1909、2003）《计算机原理》在线作业
试卷总分:100 得分:100
一、单选题 (共 30 道试题,共 60 分)
1.23、DMA 数据的传送是以()为单位进行的
A.数据块
B.字节
C.字
D.位
2.39、现代微机主板上,采用局部总线技术的作用是()
A.节省系统总线的带宽
B.构成紧耦合系统
C.提高抗干扰能力
D.抑制总线终端反射
3.若指令的运算结果不为0且低8位中“1”的个数为偶数，则标志寄存器中ZF和PF的状态为()。
A.1，1
B.1，0
C.0，1
D.0，0
4.在指令“MOV AX，0”执行后，CPU状态标志位IF的值()
A.为l
B.为0
C.不确定
D.不变
5.20、I/O 的编址方式采用统一编址方式时,进行输入输出操作的指令是()
A.都不对
B.输入输出指令
C.访存指令
D.控制指令
6.3、以下关于通道程序的叙述中,正确的是()
A.通道程序是由CPU 执行的
B.通道程序存放在通道中
C.通道程序存放在主存中
D.通道程序可在任何环境下执行I/O 操作
7.14、某计算机有五级中断L4~L0,中断屏蔽字为M4M3M2M1M0,Mi 表示对Li 级中断进行屏蔽。若中断响应优先级从高到低顺序是L0→L1→L2→L3→L4,且要求中断处理优先级从高到低的顺序是L4→L0→L2→L1→L3,则L1 的中断处理程序中设置中断屏蔽字是()
A.11110
B.01101
C.01010
D.00011
8.10、假定一台计算机的显示存储器用DRAM 芯片实现,若要求显示分辨率为1600×1200,颜色深度为24 位,帧频为85Hz,显示总带宽的50%用来刷新屏幕,则需要的显存总带宽至少约为()
A.979Mbps
B.7834Mbps
C.245M bps
D.1958Mbps
9.37、三级时序系统提供的三级时序信号是()
A.机器周期、节拍、脉冲
B.指令周期、机器周期、节拍
C.指令周期、机器周期、时钟周期
D.指令周期、微指令周期、时钟周期
10.30、同步控制方式是()
A.由统一时序信号控制的方式
B.所有指令执行时间都相同的方式
C.只适用于外围设备控制的方式
D.只适用于CPU 控制的方式
11.寄存器BX和DX中存放有32位二进制数,其中BX中放高16位,下列程序段完成对这32位数扩大4倍的功能,那么该程序段中方框里应填的语句是()。
{图}
A.ROR BX,1
B.ROL BX,1
C.RCR BX,1
D.RCL BX,1
12.5、CPU 中的通用寄存器()
A.既不能存放数据，也不能存放地址
B.可以存放数据和地址，还可以替代指令寄存器
C.可以存放数据和地址
D.只能存放数据，不能存放地址
13.1、CPU 是指()
A.都不对
B.运算器、控制器和主存
C.运算器和控制器
D.控制器
14.下面是关于可编程中断控制器8259A的叙述，其中错误的是()。
A.一片8259A可管理8级中断
B.8259A具有辨认中断源的功能
C.8259A具有向CPU提供中断向量的功能
D.8259A具有优先级管理的功能
15.7、计算机使用总线结构的主要优点是便于实现积木化,缺点是()
A.都不对
B.地址信息、数据信息和控制信息不能同时出现
C.地址信息和数据信息不能同时出现
D.两种信息源的代码在总线中不能同时出现
16.在基址寻址方式中，操作数的有效地址是()
A.程序计数器内容加上位移量
B.基址寄存器内容加上位移量
C.地址寄存器内容加上位移量
D.变址寄存器的内容加上位移量
17.7、设某浮点数共12 位,其中阶码含1 位符号共4 位,以2 为底,补码表示;尾数含1位符号共8 位,补码表示,规格化,则能表示的最大正数是()
A.28-1
B.28
C.27-1
D.27
18.10、假定指令中地址码所给出的是操作数的有效地址,则该指令采用()寻址方式
A.立即
B.相对
C.直接
D.基址
19.当前设计高性能计算机的重要技术途径是()
A.采用非冯·诺依曼结构
B.采用并行处理技术
C.提高CPU 主频
D.扩大主存容量
20.5、若[x]补 = 1.1101010,则[x]原 = ()
A.1.0010110
B.1.0010101
C.0.1101010
D.0.0010110
21.21、设一个32 位微处理器配有16 位的外部数据总线,若时钟频率为50MHz,若总线传输最短周期为4 个时钟周期,则总线的最大数据传输率为()
A.12.5MB/s
B.50MB/s
C.25MB/s
D.16MB/s
22.7、单级中断系统中,中断服务程序执行的顺序是()I、保护现场 II、开中断 III、关中断 IV、保存断点V、中断事件处理 VI、恢复现场 VII、中断返回
A.I→V→VI→II→VII
B.IV→I→V→VI→VII
C.III→IV→V→VI→VII
D.III→I→V→VII
23.41、通道程序结束时引起的中断是()
A.访管中断
B.程序性中断
C.外中断
D.I/O 中断
24.在8086系统的中断向量表中，若从0000H：005CH单元开始由低地址到高地址依次存放10H、20H、30H和40H四个字节，则相应的中断类型码和中断服务程序的入口地址分别为()。
A.17H，4030H：2010H
B.17H，2010H：4030H
C.16H，4030H：2010H
D.16H，2010H：4030H
25.40、以下4 个步骤在通道工作过程中正确的顺序是()I、组织I/O 操作 II、向CPU 发中断请求III、编制通道程序 IV、启动I/O 通道
A.I→II→III→IV
B.IV→III→II→I
C.II→III→I→IV
D.III→IV→I→II
26.22、DMA 方式的数据交换不是由CPU 执行一段程序来完成,而是在()之间建立一条逻辑上的直接数据通路,由DMA 控制器来实现
A.I/O 设备与主存之间
B.I/O 设备与I/O 设备之间
C.I/O 设备与CPU 之间
D.CPU 与主存之间
27.26、若十六进制数为B5.4,则相应的十进制数为()
A.181.5
B.181.25
C.176.5
D.176.25
28.8086微处理器的可屏蔽中断请求信号来自于()
A.NMI引脚
B.INTR引脚
C.GND引脚
D.CLK引脚
29.24、在独立请求方式下,若有N 个设备,则()
A.有一个总线请求信号和N 个总线响应信号
B.有N 个总线请求信号和N 个总线响应信号
C.总线请求信号少于总线响应信号
D.总线请求信号多于总线响应信号
30.18、高速缓冲存储器Cache 一般采用()
A.顺序存取方式
B.随机存取方式
C.只读不写方式
D.半顺序存取方式
二、判断题 (共 20 道试题,共 40 分)
31.8255A中端口A使用的是INTR等联络线是端口C的线。
32.字长越长，计算机处理数据的速度越快；
33.8086访问一个字节单元和访问一个字单元,只需要一个总线周期()。
34.指令系统和机器语言无关
35.RAM 是可读可写存储器,ROM 是只读存储器
36.8259A中对任何一级外部IR中断源都可单独进行屏蔽。
37.中断服务程序可放在用户可用的内存的任何区域。
38.一个寄存器不可能即作数据寄存器,又作地址寄存器
39.零的补码和移码表示相同
40.DRAM 是易失性RAM,而SRAM 中的存储信息是不易失的
41.8253 的每个计数器只能按二进制计数。
42.虚存对应用程序员透明,对系统程序员不透明
43.半导体RAM 信息可读可写,且断电后仍能保持记忆
44.A、寻址方式是指令如何给出操作数或操作数地址
45.虚存对应用程序员、系统程序员都透明
46.乘法指令的执行子周期和加法指令的执行子周期一样长
47.C、所有指令都有操作码和地址码
48.I/O 端口可以和主存统一编号,也可以单独编号
49.8088的M/IO引脚的低电平表明选通的是I/O接口。
50.任何一个十进制小数都可以用二进制精确表示。
