奥鹏作业网数字系统除了输入电路、输出电路、电源和功能单元电路外，一定还包括（）。
在数字系统中，目前应用的主流集成芯片是（）。
模拟信号是来自大自然的变化不连续的信号。（）
数字信号的波形是脉冲波，只有高电平和低电平。（）
相对模拟系统，数字系统具有稳定性好，可靠性高，抗干扰能力强的特点。（）
中央处理器（CPU）由控制器、运算器和只读存储器三部分组成。（）
小数的转换采用（）的方法，直至余数为0，或满足精度为止。
奇偶校验码具有（）功能。
十进制数转二进制数时，整数部分的转换采用除2取余，高位在下的方法，将十进制数不断除以2，直至商为0。（ ）
反码的符号位用0表示正数，1表示负数，数值的各位为原码的各位取反。（）
由原码求补码时，数值的各位取反加一。（）
8421码是一种二—十进制码，又称BCD码。（ ）
图1-1所示符号是（ ）符号。图1-1 题1-3-5图
只要决定某一事件的条件中有一个具备，这一事件就不会发生。这个逻辑运算关系是（）。
图1-2所示开关电路的逻辑关系是（）。
输入不同时，输出一定为0；输入相同时，输出可能为0。这个逻辑运算关系是（）。
表达式不是与或非逻辑运算关系唯一的形式。（）
异或逻辑关系是当输入有1时输出为0，输入有0时输出为1。（ ）
任何一个含有某一变量的等式中，所有出现该变量的位置都可以用同一个逻辑函数代替，而等式仍然成立。（）
任何一个逻辑表达式，如果将式中所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，变量保持不变，所得到的表达式就是原函数的反函数。（）
逻辑图表示了逻辑与器件的对应关系，（）。
在运用代数化简法进行逻辑函数化简时，可利用（）消去AB。
用卡诺图化简法化简逻辑函数时，（）的最小项一定不能合并。
逻辑表达式的优点是形式简单、书写方便，便于运算和演变。（）
一个确定的逻辑函数关系对应的真值表是唯一的。（）
在数字电路的分析中，一般是根据功能先列出真值表，再转换成逻辑表达式及逻辑图。（）
任意一组变量取值中，只有一个最小项的值为0，其他最小项的值均为1。（ ）
运用卡诺图化简逻辑函数时，约束项可以任意取值。（）
开关二极管的开通时间ton（ ）关断时间toff。
当输入电压且时，三极管开关电路中管子处在（）状态。
二极管的管压降 U D必须小于0V才能进入截止状态。（）
三极管的信号传递存在时间延迟，三极管的饱和程度越深，恢复时间越长。（）
BJT三极管是电压控制型器件，而MOS管是电流控制型器件。（）
从器件的输出特性曲线图也能看到，增强型NMOS管的开启电压UTN不为0。（ ）
输入高电平、输出低电平时，反相器负载电流为（）。
CMOS传输门之所以可以双向输入，是因为（）。
TTL与非门的输入级由一个多发射极三极管构成，使输入端实现“与非”的功能。（）
OC门具有可实现“线与”、连接负载灵活的特点，但负载需要单独设置电源。（）
与高、低电平输出状态一样，TTL三态门的高组态也是由逻辑信号输入端控制的。（）
CMOS电路的抗电离幅射能力强，但抗静电能力很差。（）
与CMOS电路相比，TTL电路具有（ ）特点。
与TTL同类门相比，CMOS电路的扇出系数（）。国开答案请进：opzy.net或请联系微信：1095258436
TTL产品中，目前具有品种齐全、价格低廉特点的主流产品系列是（）。
与74系列TTL引脚兼容、电平兼容的CMOS产品系列是（ ）。
数字电路设备的军用级标准是能够在-40～85℃下稳定正常工作。（）
TTL电路的标准低电平、标准高电平和阈值电压分别为0.4V、2.4V和1.4V。（ ）
TTL输入端空置为高电平，CMOS输入端不能空置。（）
集成电路芯片CC4066CP的型号名称中末位两个字母CP，分别代表该芯片是CMOS电路和双列直插封装。（）
组合逻辑电路的输出状态与当前的输入信号和电路原来的状态有关。
组合逻辑电路的输入输出逻辑关系确定后，电路结构也就确定了。
列写逻辑表达式并化简，是组合逻辑电路的分析与设计过程中共同的关键步骤。
在实际电路设计中，除逻辑正确外，还要兼顾实现电路功能的经济性、可靠性、方便性和可维护性。
组合逻辑电路在结构上。
下列三个逻辑电路框图中，（）是译码器。
图3-2-14 多位数值比较器（）图3-2-14 多位数值比较器
编码器只有一路输入信号有效，输出信号为代表该路信号的编码，译码器的输出代表了输入端的编码信息。
在优先编码器功能表这，输入值为“×”表示该输入端无论何值对编码结果均无影响。
数据选择器的电路特点是一路输入、多路输出，数据分配器则是多路输入、一路输出。
多位数值比较器在比较两个多位数的大小时，遵循先低位比较后高位的比较原则，只有在低位相等时，才需要比较高位。
编码器输入使能端S：的含义是（ ）。
下列三个逻辑电路框图中，（）是译码器。
CMOS结构的组合逻辑越来越多被采用，是因为CMOS电路耗电量低。
在组合电路中，信号经因传输途径不同造成的竞争，电路输出一定会发生瞬间错误现象。
用输出端接电容的方法消除冒险，仅适合对信号波形要求不高或工作频率较低的场合。
若系统中既有数字电路也有模拟电路，印刷电路板应分别设置接地线再合并接地。
下列选项（ ），不是组合逻辑电路消除竞争与冒险的方法。
数字集成电路应避免使用锰锌电池供电，其原因是（ ）
约束条件RS=0的含义是（ ）
下图所示触发器是（）。
时序逻辑电路当前的输出状态不仅取决于即时的输入信号，还与电路原来的状态有关。（）
在CP信号作用下，触发器将从一种状态翻转到另一种状态，并保持状态不变。（）
钟控RS触发器增加同步时钟脉冲，能够有效避免一个时钟周期输入变化多次造成的系统逻辑错误。（）
JK触发器的两个输出端为互补关系，所以没有约束条件。（）
数字系统若因主从型触发器的抗干扰能力达不到工作要求，可改用边沿型触发器。（）
维持阻塞型D触发器属于主从型触发器。（）
下图所示计数器是（）
从下图所示计数器的状态转换图看，该计数器
锁存器的使能控制LE为低电平时，输出状态为高组态。（）
移位寄存器可以串联输入、串行输出，也可以串行输入、并联输出。（）
二进制异步计数器相对同步计算机电路，电路结构复杂简单但工作速度较快。（）
二进制异步计数器可以作为分频器使用。（）
分析同步时序电路时，首先应该（）
设计时序逻辑电路时，首先应由给定的逻辑功能要求（）。
下图所示电路能够实现（）计数。
图所示电路能够实现（）计数。
下图所示电路能够实现（）计数。
四位双向移位寄存器74LS194的输入端 同时为0、1、Ф时，输出 ，说明该电路实现了（ ）功能。
同步计数器74LS163采用同步置0方式，只有在CP脉冲上升沿才能完成置0。（ ）
使用一片同步计数器74161/74163，可以实现M=24计数。（ ）
异步计数器74LS290具有同步置0和置9功能。（ ）
四位单向移位寄存器74LS195和四位双向移位寄存器74LS194都具有异步置0和并行送数。（ ）
脉冲上升时间就是（ ）所需要的时间。
脉冲波是一种间断的、持续时间极短的、突然发生的电信号。（）
脉冲前沿与脉冲后沿间的时间间隔就是脉冲波的重复周期T。（ ）
占空比 q 等于脉冲宽度tW与重复周期 T 的比值。（ ）
当 τ = RC 足够小时，在输入脉冲的上升沿，微分电路的输出为（）。
单稳态触发器的暂稳态时间 tW 的大小与 RC 常数的关系是（ ）.
图5-1所示特性施密特电路的为（）.
RC积分电路时间常数τ 足够小时，输出电压随时间呈正比关系。（）
单稳态触发器的触发脉冲较窄，触发器进入暂稳态的时间 tW 较长。（ ）
单稳态触发器若采用CMOS门电路构成，为保证稳态时门2输入低电平，电阻 R 必须小于某一数值。（）
施密特触发器属于“电平触发”型电路，不依赖于边沿陡峭的脉冲。（）
石英晶体振荡器的频率稳定度很高，可达到（）
下列三个逻辑电路框图中，（）是译码器。
多谐振荡器电路是无稳态电路，若R1=R2，C1=C2，则T= 2tW =1.4RC。（ ）
环形振荡器不仅电路简单，频率也比较稳定。（）
题图所示555定时器电路中，（）是单稳态触发器。
555定时器电路中 VCO 到地间连接一个大电容，是起（）作用的。
目前流行的555定时器产品中，7555和7556是BJT的，555和556是CMOS的。（ ）
CMOS的555定时器电源范围更宽，但输出级的带负载能力较低。（）
若模拟参考量为R，则输出数字量D和输入模拟量A之间的关系为（ ）。
对于取样保持电路，只要充电时间常数（）取样信号S（t）的持续时间tw，输出信号uO就能跟踪输入信号uI的变化。
量化单位mmin不可能为无穷小，由此带来的量化误差不能被消除。（）
A/D转换器的二进制位数越多，能分辨的最小模拟量越小，A/D转换器的分辨率也就越高。（）
转换速率等于每秒转换的次数，所以它与转换时间是倒数关系。（）
对于一个n位D/A转换器，可输出模拟量的最大值等于2nVREF。（ ）
双积分型A/D转换器的特点是（）
电阻型D/A转换器中，解码网络所用的阻值范围较大，即便分辨率较高时集成电阻也能较好地保证转换精度。（）
MAX5013是一个高速D/A转换器，它的最高工作速率能达到100MHZ。（ ）
并行比较型A/D转换器是所有ADC中转换速率最高的，可用于视频转换。（）
逐次比较型A/D转换器的特点是电路比较简单，但速度较慢。（）
动态存储器DRAM具有（ ）的特点。
只读存储器ROM正常工作状态下只能从中读取数据，不能随时修改。（）
静态存储器SRAM集成度高；动态存储器DRAM存取速度快。（ ）
Flash Memory是一种能够快速擦写的E2PROM，主要用于优盘等存储设备中。（）
存储容量是指存储器能够存储（）。
闪存像RAM一样以字节为单位改写数据。（）
存取时间是指存储器完成一次“读”或“写”操作经历的时间。（）
存储器位扩展的方法是，将各芯片地址线、片选CS、读/写控制线并联在一起，数据线分别引出。（）
在PLD的基本结构中，（）构成了PLD的主体。
题图所示PLD连接方式是（ ）。
一个数字系统除了方案设计和输入电路外，其他功能都可用编程软件自动完成。（）
LA是与编程、或固定器件。（）
CPLD和FPGA都具有输入/输出单元、二维逻辑块阵列和用于连接逻辑块的互连资源。（）
FPGA采用EEPROM存储技术，可重复编程，系统掉电后，数据不会丢失。（）
FPGA器件含有丰富的触发器资源，易于实现时序逻辑功能；CPLD的与或阵列结构，适宜实现较大规模的组合逻辑功能。（）
相对FPGA而言，CPLD更易于大规模集成，集成度可达千万门以上。（）。
